在數(shù)字電路中，上拉電阻（英語：Pull-up resistors）是當(dāng)某輸入端口未連接設(shè)備或處于高阻抗的情況下，一種用于保證輸入信號為預(yù)期邏輯電平的電阻器件。他們通常在不同的邏輯器件之間工作，提供一定的電壓信號。

原理

　　在上拉電阻所連接的導(dǎo)線上，如果外部組件未啟用，上拉電阻則“微弱地”將輸入電壓信號“拉高”。當(dāng)外部組件未連接時(shí)，對輸入端來說，外部“看上去”就是高阻抗的。這時(shí)，通過上拉電阻可以將輸入端口處的電壓拉高到高電平。如果外部組件啟用，它將取消上拉電阻所設(shè)置的高電平。通過這樣，上拉電阻可以使引腳即使在未連接外部組件的時(shí)候也能保持確定的邏輯電平。

下拉電阻

　　同樣的，一個(gè)下拉電阻（Pull-down resistor）以類似的方式工作，不過是與地（GND）連接。它可以使邏輯信號保持在接近0伏特的狀態(tài)，即使沒有活動的設(shè)備連接在其所在的引腳上。

應(yīng)用

　　一個(gè)上拉電阻可以設(shè)置在連接邏輯門和其輸入端之間。例如，一個(gè)輸入信號可以被一個(gè)電阻拉高，而一個(gè)開關(guān)或者帶跳線可以將輸入端和地相連。這可以被用作信息配置、選擇，或者對外部設(shè)備信號進(jìn)行檢錯(cuò)糾錯(cuò)。

　　上拉電阻可以在邏輯設(shè)備不提供電流的時(shí)候工作。集電極開路就具有上拉電阻[3]，這樣的電路輸出信號常常在驅(qū)動外部設(shè)備、組合邏輯電路、多個(gè)設(shè)備連接到一個(gè)總線的情況里應(yīng)用。例如，右圖所示的電路使用5伏特來激勵(lì)一個(gè)中繼器。如果左邊的輸入未連入，下拉電阻R1保證輸入信號被拉低至低電平。7407TTL系列是一個(gè)集電極緩沖器，僅僅輸出它所得到的輸入信號。但是對于右邊的器件來說，由于是TTL型器件，當(dāng)它輸出高電平的時(shí)候，它本身對右邊的器件來說等效為未連接。這時(shí)，上拉電阻R2將輸出信號上拉到12伏特，為下一級場效應(yīng)管提供足夠的電壓使之導(dǎo)通，從而激活繼電器。

　　上拉電阻可以和其他邏輯設(shè)備一起焊接在同一個(gè)電路板上。許多微控制器希望嵌入式控制應(yīng)用程序使用內(nèi)部的、可編程的上拉電阻，減少對外部組件的需求。

缺點(diǎn)

　　上拉電阻的缺點(diǎn)是當(dāng)電流流經(jīng)時(shí)其將消耗額外的能量，并且可能會引起輸出電平的延遲。某些邏輯芯片對于經(jīng)過上拉電阻引入的電源供應(yīng)瞬間狀態(tài)較為敏感，這樣就迫使為上拉電阻配置獨(dú)立的、帶有濾波的電壓源。

關(guān)于上拉電阻，小編為大家就分享這些。歡迎聯(lián)系我們合運(yùn)電氣有限公司，以獲取更多上,拉,電阻,在,數(shù)字,電路,中,上,拉,電阻,英語相關(guān)知識。